مقایسه روش های مختلف بهینه سازی مدارات محاسباتی vlsi در ترکیب با سایزبندی ترانزیستور
پایان نامه
- وزارت علوم، تحقیقات و فناوری - دانشگاه شهید بهشتی - دانشکده مهندسی برق و کامپیوتر
- نویسنده مهدیه گراییلو
- استاد راهنما کیوان ناوی تورج نیکوبین
- تعداد صفحات: ۱۵ صفحه ی اول
- سال انتشار 1387
چکیده
چکیده ندارد.
منابع مشابه
تحلیل، طراحی و بهینه سازی مدارات کم مصرف سریع در محدوده ی واحدهای محاسباتی vlsi
چکیده ندارد.
15 صفحه اولاثر بربرین در تنظیم آستروسیتهای Gfap+ ناحیه هیپوکمپ موشهای صحرایی دیابتی شده با استرپتوزوتوسین
Background: Diabetes mellitus increases the risk of central nervous system (CNS) disorders such as stroke, seizures, dementia, and cognitive impairment. Berberine, a natural isoquinolne alkaloid, is reported to exhibit beneficial effect in various neurodegenerative and neuropsychiatric disorders. Moreover astrocytes are proving critical for normal CNS function, and alterations in their activity...
متن کاملاثر بربرین در تنظیم آستروسیتهای Gfap+ ناحیه هیپوکمپ موشهای صحرایی دیابتی شده با استرپتوزوتوسین
Background: Diabetes mellitus increases the risk of central nervous system (CNS) disorders such as stroke, seizures, dementia, and cognitive impairment. Berberine, a natural isoquinolne alkaloid, is reported to exhibit beneficial effect in various neurodegenerative and neuropsychiatric disorders. Moreover astrocytes are proving critical for normal CNS function, and alterations in their activity...
متن کاملجابجایی بهینه برای اصلاح در طراحی مدارات vlsi با استفاده از روش mfa
با پیشرفت فناوری مجتمع سازی، روز به روز روش های نوینی برای طراحی اتوماتیک vlsi در بخش های مختلف طراحی فیزیکی مدار و تحلیل آن پیش از ساخت (fabrication)، در حال ارائه هستند که در بخش آرایش (layout) به طور کلی شامل مراحل طراحی و تحلیل طراحی سطح (floorplanning)، جادهی (placement) و مسیر بندی (routing) می باشند. هر مرحله در فرآیند طراحی همبستگی زیادی با مراحل قبل دارد، لذا در هر مرحله آزمایش های دا...
ارائه ،طراحی و شبیه سازی تکنیکهای مختلف کاهش تلفات توان در مدارات دیجیتال vlsi cmos
هدف اصلی از این پایان نامه پیدا کردن راه حل جدیدی برای کاهش تلفات در مدارات cmos vlsi می باشد . بطور ویژه تمرکز بر ما بر کاهش تلفات نشتی است . اگر چه تلفات توان نشتی در تکنولوژی 18 نانومتر و بالاتر ناچیز است با این حال در تکنولوژی زیر 65 نانو متر مقدار آن قابل صرف نظر نیست و تقریبا با تلفات توان دینامیکی برابری می کند .در این پایان نامه یک ساختار جدید مداری جهت کاهش تلفات توان نشتی ارایه گردیده...
15 صفحه اولمنابع من
با ذخیره ی این منبع در منابع من، دسترسی به آن را برای استفاده های بعدی آسان تر کنید
ذخیره در منابع من قبلا به منابع من ذحیره شده{@ msg_add @}
نوع سند: پایان نامه
وزارت علوم، تحقیقات و فناوری - دانشگاه شهید بهشتی - دانشکده مهندسی برق و کامپیوتر
میزبانی شده توسط پلتفرم ابری doprax.com
copyright © 2015-2023